

Von der Idee zum Chip – der schnelle Weg



Bei der Entwicklung von hochintegrierten Schaltkreisen hat sich in den letzten Jahren ein rasanter Wandel vollzogen. Wurden bis in die Mitte der 90'er Schaltkreise durch Schaltplaneingabe bzw. logische Gleichungen beschrieben, wird heute bei komplexen Designs vorwiegend VHDL verwendet. VHDL ist eine Hardwarebeschreibungssprache, die es gestattet, Architektur und Verhalten von Schaltkreisen und Systemen formal zu beschreiben.

Die eigentliche Beschreibung der Schaltung kann dabei auf völlig unterschiedlichen Niveaus erfolgen. Das Spektrum reicht dabei von reiner Verhaltensbeschreibung mit Timing-Vorgaben über Moduldefinition bis hin zu logischen Gattern. Die gewonnenen Module können zu größeren Blöcken zusammengefaßt und damit eine Hierarchie aufgebaut werden. Daneben gestattet VHDL auch das Testen von beschriebenen Komponenten bzgl. der funktionalen Korrektheit und der Einhaltung von Geschwindigkeitsvorgaben. Auf diesem Weg machen sich logische Fehler in der Architektur bzw. Unstimmigkeiten in der Spezifikation bereits frühzeitig bemerkbar. Durch die Modularität können unterschiedliche Architekturvarianten gegeneinander ausgetauscht und damit auf einfache Weise verglichen und bewertet werden.

Der früher oft langwierige Umweg über verschiedene Prototypen ist damit auf einen Simulationslauf mit verschiedenen Architekturvarianten reduziert. Die eigentlichen Schwerpunkte in der Entwicklung integrierter Schaltkreise liegen damit heute nicht mehr in der Synthese, sondern im Entwurf der Beschreibung. Getestete Module können automatisch in Gatternetzlisten überführt werden. Durch unterschiedliche Parameter sind die dabei zum Einsatz kommenden Syntheseprogramme derart einflußbar, daß möglichst kleine bzw. möglichst schnelle Schaltungen erzeugt werden können (automatische Synthese).

Die Netzlisten werden je nach Anforderung auf ASICs oder, bei kleineren Stückzahlen, auf feldprogrammierbare Bausteine abgebildet. FPGAs bieten u.a. den Vorteil, wiederverwendbar bzw. reprogrammierbar zu sein. Selbst wenn ein Design schon lauffähig implementiert ist, können nachträglich Verbesserungen (z.B. höhere Geschwindigkeit) oder zusätzliche Eigenschaften, wie PowerDown, realisiert werden.

sensitive sowie verlustleistungsarme Steuerungen. Neben einem FPGA-Prototypen-Evaluierungsboard ist eine unter WindowsNT lauffähige, komfortable Programmierumgebung entstanden. Aktuell laufende Projekte beschäftigen sich mit Architekturen zur online-Berechnung elementarer Funktionen, dem Einbinden von GHz-fähigen Schaltungstechniken in Synthese-Bibliotheken und mit Untersuchungen über kryptografische Algorithmen und den besonderen Anforderungen für ihren Einsatz in SmartCards (e-cash).




Abb.1 Entwurfsschritte

Leistungsfähige Schaltkreise können damit innerhalb kürzester Zeit realisiert werden. Aufgrund der hohen Integration von Simulation-, Test- und Syntheseumgebung werden aus den früher benötigten Monaten/Jahre heute nur noch Tage/Wochen.

So wurde innerhalb nur einer Woche ein mathematischer Coprozessor realisiert, der komplizierte trigonometrische Funktionen quasi online berechnen kann. Der Coprozessor kommt bei der Raumtrajektorienbestimmung von Roboterarmen zum Einsatz.

Auch komplexere Architekturen, wie z.B. Mikroprozessoren, lassen sich auf diese Weise entwickeln. Am Institut MD ist der 4Bit-Mikrocontroller RUN4 entwickelt worden. Die Anzahl der benötigten Gatter stellt momentan weltweit ein absolutes Minimum dar. Potentielle Einsatzgebiete sind dabei alle ressourcenkritischen Aufgabenfelder, wie z.B. integrierte Sensoren, kosten-

KONTAKT

Prof. Dr. Dirk Timmermann
Dipl.-Ing. Hagen Ploog
Dipl. Ing. Andreas Wassatsch
Universität Rostock
Institut für Angewandte Mikroelektronik und Datenverarbeitung
Richard-Wagner-Str. 31
18119 Rostock

Tel : 0381 / 498 35 28
Fax : 0381 / 498 36 01

Email:
md@e-technik.uni-rostock.de